logo
Home メンバー 研究テーマ 卒・修論 対外発表 ３年生の方へ
← 2010 2011 2012 2013 2014 →

2014年度 対外発表論文一覧

雑誌論文

  1. K. Tsubaki, T. Hirose, Y. Osaki, S. Shiga, N. Kuroki, and M. Numa, "A Fully On-Chip, 6.66-kHz, 320-nA, 56ppm/℃, CMOS Relaxation Oscillator with PVT Variation Compensation Circuit," IEICE Transactions on Electronics, vol. E97-C, no. 6, pp. 512-518, 2014.
  2. Y. Shizuku, T. Hirose, N. Kuroki, M. Numa, M. Okada, " Energy-efficient AES SubBytes transformation circuit using asynchronous circuits for ultra-low voltage operation," IEICE Electronics Express, vol. 12, no. 4, pp. 20141157, 2015.
  3. T. Ozaki, T. Hirose, K. Tsubaki, N. Kuroki, and M. Numa, "Nano watt power rail-to-rail CMOS amplifier with adaptive biasing circuits for ultralow-power analog LSIs," Japanese Journal of Applied Physics 54, 04DE13, 2015.

国際会議

  1. Y. Shizuku, T. Hirose, N. Kuroki, M. Numa, and M. Okada, "A 24-Transistor Static Flip-Flop Consisting of NORs and Inverters for Low-Power Digital VLSIs," 12th IEEE International NEWCAS conference, pp. 137-140, Trois-Rivieres, Canada, Jun. 22-25, 2014.
  2. T. Ozaki, T. Hirose, K. Tsubaki, N. Kuroki, and M. Numa, "A Nano-Watt Power Rail-to-Rail CMOS Amplifier with Adaptive Biasing for Ultra-Low Power Analog LSIs," Extended abstract of the 2014 International Conference on Solid State Devices and Materials (SSDM 2014), pp. 964-965, Tsukuba, Japan, Sep. 8-11, 2014.
  3. T. Ozaki, T. Hirose, T. Nagai, K. Tsubaki, N. Kuroki, and M. Numa, "A 0.21-V Input, 73.6% Efficiency, Fully Integrated Voltage Boost Converter with Maximum Power Point Tracking for Low-Voltage Energy Harvesters," Proceedings of the 40th European Solid-State Circuits Conference (ESSCIRC), pp. 255-258, Venice, Italy, Sep. 22-26, 2014.
  4. T. Ozaki, T. Hirose, T. Nagai, K. Tsubaki, N. Kuroki, and M. Numa, "A 0.21-V Minimum Input, 73.6% Maximum Efficiency, Fully Integrated 3-Terminal Voltage Converter with MPPT for Low-Voltage Energy Harvesters," The 20th Asia and South Pacific Design Automation Conference (ASP-DAC), 1S-16, pp.30-31, Chiba/Tokyo, Japan, Jan. 19-22, 2015.
  5. S. Ohtani, N. Kuroki, T. Hirose, and M. Numa,"Object Detection with Deformable Part Models and Deep Convolutional Neural Networks," Proceedings of 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2015),pp. 218-221, Mar. 2015.
  6. T. Onishi, N. Kuroki, T. Hirose, and M. Numa,"Architecture of a JPEG Noise Reduction Method with Total Variation," Proceedings of 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2015),pp. 353-356, Mar. 2015.
  7. K. Miyahara, N. Kuroki, T. Hirose, and M. Numa,"Bayer Demosaicing with Example-Based Super-Resolution," Proceedings of 2015 RISP International Workshop on Nonlinear Circuits, Communications and Signal Processing (NCSP 2015),pp. 421-424, Mar. 2015.
  8. Y. Kabata, T. Hirose, N. Kuroki, and M. Numa, "An ECO-friendly design style based on reconfigurable cells,"The 19th Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2015), pp. 319-324, Mar. 2015.

口頭発表

  1. 上田 僚太 廣瀬 哲也, 山内 貴仁, 椿 啓志, 黒木 修隆, 沼 昌宏, "逐次比較AD コンバータに向けたコンパレータのオフセット補正アーキテクチャ," 電子情報 通信学会 集積回路研究専門委員会 アナログRF研究会, no. 5, (鹿児島), 2014 年7月17日.
  2. 浅野 大樹, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏, "電力変換効率の負荷電流依存性を考慮したオンチップチャージポンプの高効率化," 第27 回 回路とシステムワークショップ, pp.25-30, (兵庫), 2014年8月4日.
  3. 松本 香, 廣瀬 哲也, 椿 啓志, 黒木 修隆, 沼 昌宏, "高耐圧CMOSトランジスタによる低電力バンドギャップリファレンス回路," 第27回 回路とシステムワーク ショップ, pp.31-35, (兵庫), 2014年8月4日.
  4. 小國 一道, 廣瀬 哲也, 椿 啓志, 尾崎 年洋, 黒木 修隆, 沼 昌宏, "PWM制御方式を用いた時間分解能型ADコンバータの低電力化," 第27回 回路とシステムワー クショップ, pp.300-305, (兵庫), 2014年8月5日.
  5. 椿 啓志，廣瀬 哲也，尾崎 年洋，黒木 修隆，沼 昌宏, "時間計測アプリケーシ ョンに向けた超低電力弛張発振回路," 電子情報通信学会 集積回路研究専門委員 会 集積回路研究会, pp.99 - 104, (札幌), 2014年8月5日.
  6. 松塚 凌，切山亜弓，道畠昂平，雫　譲，廣瀬哲也，黒木修隆，沼 昌宏，"学習型超解像による4倍拡大映像出力ハードウェアの実現と辞書探索回路の規模削減",第13回情報科学技術フォーラム（FIT2014）, C-001, 2014年9月.

受賞

  1. 小國一道, 電子情報通信学会 第27回 回路とシステムワークショップ 奨励賞, 2015年1月.